汽车以太网设计——硬件设计
“从物理层架构到系统集成的关键技术要素本文聚焦汽车以太网硬件设计的核心要素，覆盖物理层全双工通信原理、调制技术对比、MDI 接口电路、关键无源组件选型与 PCB 布线规范，适用于硬件工程师、EMC 工程师与系统架构师。”
1. 物理层基础：单对双绞线全双工通信
汽车以太网在物理介质上区别于工业/办公以太网的最显著特征，就是采用”单对双绞线（Single Pair Ethernet, SPE）”实现”一根线、双向跑”，这一架构决定了后续MDI接口硬件设计的取舍。
1.1 核心机制
- 单对双绞线（SPE）实现同时收发：发送和接收信号物理上叠加在同一对差分线上传输。
- 回声消除：PHY 芯片内部集成混合电路（Hybrid）与 DSP，将本端发送信号从总线上的叠加信号中减去，恢复出对端的接收信号。
- 通信链路：PHY ↔混合电路 ↔ 单对双绞线 ↔ 混合电路 ↔ PHY。
1.2 全双工信号分离原理
本端 Tx 信号与对端 Rx 信号物理叠加后，必须依靠 DSP & Echo Cancellation 算法精确减去本端”参考信号”，才能从叠加波形中分离出干净的 Rx 数据。这是单对线全双工得以成立的算法基石。
1.3 调制技术对比：PAM3 vs PAM4
车载以太网在物理层使用 多电平脉冲幅度调制（PAM），不同速率档位采用不同的电平阶数。理解 PAM3 与 PAM4 的差异，是评估更高速率（Multi-Gig）系统设计代价的前提。
PAM3（100/1000BASE-T1）
- 采用三电平信号编码：-1, 0, +1
- 单符号传输 58 bit，平衡带宽效率与抗噪性
- 通用于百兆及千兆 T1 系列汽车以太网标准
- 眼图特征：噪声容限宽，三层眼孔清晰
PAM4（Multi-Gigabit）
- 采用四电平信号编码：00, 01, 10, 11
- 单符号传输 2 bit，显著提升带宽利用率
- 核心挑战：电平间噪声容限较 PAM3 缩减 5 dB
- 眼图特征：噪声容限变小，眼孔密集
2. MDI 接口电路详解
MDI（Medium Dependent Interface）是 PHY 芯片到双绞线连接器之间的物理前端电路，承担着 EMC 防护、阻抗匹配与信号偏置三重任务。一条标准 100BASE-T1\1000BASE-T1 MDI 链路由五大功能块组成。
2.1 五大功能块
编号 | 组件 | 作用 |
|---|---|---|
① | ESD 保护二极管 | 应对外部静电与瞬态浪涌冲击 |
② | 共模端接网络 | 共模端接 + 滤除 EMI |
③ | DC 隔直电容 | 正向金属隔直电容；LFP 防控电容 |
④ | CMC 共模电感 | 靠近共模隔直电容布置；CMC 兼具保护用电感 |
⑤ | ESD2 + LFP | 内部防护静二极管 + 低通滤波 |
2.2 ESD 保护二极管
车载以太网的 ESD 保护与传统 CAN 总线的 ESD 选型逻辑完全不同，最容易踩坑的是直接套用 CAN 习惯，把低触发电压、高电容的器件放到 MDI 接口上，结果在 BCI 测试中发生”误触发钳位”，把正常数据信号当成瞬态过压一并截断。
三大硬性指标
维度 | 指标要求 | 工程含义 |
|---|---|---|
🔼 触发电压 | > 100V | 防止 BCI 测试时感应电压误触发，确保正常数据信号不被钳位 |
⚡ 寄生电容 | 100M：< 2.0pF 1G：< 1.0pF（推荐 0.35pF） | 电容越大，对高速 PAM3/PAM4 信号衰减越严重，回损越差 |
✅ 方案对比 | 推荐 OA Compliant（符合 OPEN Alliance 规范） | OA 规范已对 BCI、ESD、信号完整性做出端到端约束 |
三种保护方案对比
- 无保护：PHY 区域出现明显热点，瞬态能量直接打到芯片内部，存在击穿风险。
- OA 合规保护（推荐）✅：连接器入口处即被低钳位电压、高瞬态电流能力的器件吸收，PHY 区域能量均匀偏低。
- 经典 ESD 保护：仍可见连接器侧的能量集中点，瞬态能量被吸收但器件本身承担过大应力，长期可靠性受影响。
结论：OA 合规器件凭借”瞬态高压触发 + 极低寄生电容”的双重特性，是 100/1000BASE-T1 MDI 接口 ESD 保护的首选方案。
2.3 共模端接网络
共模端接网络参考前面的接口电路示意图，其中R1=R2=1 kΩ，R3=100 kΩ，C3=4.7 nF，也就是两根 MDI 线各通过一个匹配的电阻汇到中点，中点再通过电容到地，常并一个较大的 100 kΩ 到地作为直流泄放。两个 1 kΩ 电阻建议 1% 精度以保持对称性。
核心作用
- 给共模电流提供受控的高频回路：汽车线束很长，MDI 双绞线会像天线一样参与辐射。PHY、ESD、CMC、连接器、线束不完全对称时，差分信号的一部分会转成共模，外部 RF 干扰也会以共模方式耦合进来。CM termination 给这些共模高频分量一个“可预期的交流泄放路径”，降低线束上的共模电压和共模电流。
- 改善 EMC：降低发射，提高抗扰度：共模滤波/扼流圈能显著抑制辐射和传导 EMI，因为Sdd21、Scc21、Ssd21/DCMR 等参数与波形质量、EMC 抑制、BCI 抗扰相关。
- 维持 MDI 的对称性，减少模式转换：理想 MDI 差分阻抗为 100 Ω；正负极性不匹配会引入 mode conversion，也就是差模/共模互相转换。所以 CM termination 的两个电阻必须匹配，否则它自己也会成为不平衡源。
工作原理
对共模信号来说，MDI_P 和 MDI_N 同相同幅变化。两个 1 kΩ 电阻等效并联，因此共模信号看到大约：
500 Ω + 4.7 nF 的容抗 到 GND频率越高，4.7 nF 的阻抗越低，共模能量越容易被引到地。因此它主要处理 RF/EMI 频段，而不是改变低频或直流状态。100 kΩ 则提供弱的 DC 泄放/参考路径。
对差分信号来说，MDI_P 和 MDI_N 反相。理想情况下两个 1 kΩ 电阻中的电流在中点相互抵消，中点电压近似不动，4.7 nF 上几乎没有差分电流。因此它对差分信号影响较小。
不过两个 1 kΩ 从差分角度看仍等效为约 2 kΩ 跨接在差分线上，会轻微并联负载 PHY/MDI 的 100 Ω 差分端接，所以器件厂商才会要求精度、布局和仿真裕量。
2.4 DC 隔直电容
主要作用
- 隔离直流偏置：两端 PHY 的模拟前端可能有各自的共模偏置电压。隔直电容阻断直流，避免两个节点的偏置互相拉扯。
- 避免地电位差造成直流电流：车上不同 ECU 之间地电位可能不同。如果 MDI 线形成直流通路，可能产生不希望的直流电流。隔直电容可以切断这条 DC 路径。
- 保护 PHY 模拟前端：外部线束、连接器或共模端接网络上可能存在瞬态或异常直流分量。隔直电容能减少直流应力进入 PHY。
- 配合共模端接和 EMC 网络：很多参考设计会把 CM Termination 放在隔直电容的线束侧，把 PHY 的内部偏置和外部共模泄放网络隔开。
工作原理
对以太网信号来说，信号是交流变化的差分信号。电容阻抗为：Xc = 1 / (2πfC)频率越高，电容阻抗越低，所以数据频段可以通过。
对直流来说：f = 0，Xc = 无限大所以直流被阻断。
常见要求
- 两颗电容必须对称匹配：两根差分线上各串一颗，容量、封装、介质、布局都要一致。否则会引入不平衡，导致差分信号转成共模噪声，影响 EMI 和 mode conversion。
- 容量按 PHY 厂商推荐：常见 100BASE-T1 参考设计会用几十 nF 量级，例如 100 nF；不同 PHY、100BASE-T1/1000BASE-T1、是否带内部偏置，要求可能不同。优先跟 PHY datasheet / reference schematic。
- 介质要稳定：建议用车规 MLCC，常见 X7R/X8R。不要用 Y5V/Z5U 这类容量随温度、电压变化很大的介质。
- 耐压要满足系统瞬态要求：不只是看正常信号幅度，还要考虑 ESD、EFT、BCI、短路到电池/地等 OEM 测试条件。车载场景常会选较高耐压等级，并按 derating 设计。
- 低 ESR/ESL，适合高频：封装、布局、焊盘都会影响高频性能。通常放在差分路径上要小封装、短走线、对称布局。
- 差分阻抗连续：电容焊盘容易造成阻抗不连续。布局上要保持 100 Ω 差分阻抗，两个电容并排、等长、等间距，避免过长 stub。
- 布置位置按参考设计：常见放法是靠 PHY 侧或 PHY 与 CMC 之间，具体取决于 PHY 推荐。关键是不要破坏 ESD、CMC、CM termination 的预期路径。
2.5 共模电感（CMC）
PoDL 应用中的电感值、漏感与饱和特性研究
CMC（Common Mode Choke）的本质是”差模透传、共模阻断”。但在汽车以太网场景下，特别是叠加了 PoDL 直流大电流之后，CMC 的电感值、漏感与饱和电流必须同时受到约束。
三大选型指标
指标 | 要求 | 物理含义 |
|---|---|---|
电感值 | 100M：100–200μH 1G：80–100μH | 在工作频段内提供足够的共模阻抗 |
漏感控制 | < 0.1% | 防止差模信号向共模转换（Sdc21），即防止有用差分信号”泄漏”成 EMI 辐射源 |
饱和特性 | PoDL 供电下需关注电流导致的电感衰减 | 直流偏置电流过大会推动磁芯进入饱和区，电感量塌陷 |
饱和特性曲线解读
在 TLP（Transmission Line Pulse）测试下，CMC 的两条关键曲线呈现强烈的封装与电感量耦合特征：
- 饱和电流 @100ns（右纵轴）：随 TLP Voltage 升高而上升，封装越大、电感量越小，饱和电流越高。
- 达到 I_sat = 1A 的时间（左纵轴）：随 TLP Voltage 升高而缩短，是衡量 CMC”撑住瞬态”时长的关键指标。
100μH 与 200μH 在不同封装下表现差异显著，选型必须把”瞬态阻断时间”与”PoDL 直流承载能力”放在同一坐标系内同时评估，不能只看常规小信号电感量。
2.6 ESD2 + LFP
ESD2：二级 ESD 保护
ESD2 的作用是保护 PHY 侧 MDI 引脚。它通常是低电容 TVS/ESD 阵列，挂在差分线上。正常通信时它基本不导通，只表现为很小的寄生电容；当 MDI 线上出现 ESD、EFT、瞬态过压时，它快速钳位，把能量泄放到地。
如果外部已经有 ESD1，ESD2 的必要性取决于 ESD1 的保护效果：
ESD1 靠近连接器、回地短、钳位低、已有测试验证： ESD2 可以默认 DNP，只预留。
ESD1 到 PHY 之间走线较长、残压可能偏高、系统 ESD 要求严： ESD2 有价值，可作为二级保护贴装。
但 ESD2 不是越多越好。额外 TVS 会增加寄生电容，可能恶化差分插入损耗、回波损耗和 mode conversion。所以推荐策略是：预留 ESD2 footprint，默认是否贴装由 ESD/EMC 测试决定。
LPF：低通滤波 / EMC 调试网络
LPF 是放在 MDI 差分通道上的低通滤波器，通常由串联电感、并联小电容和阻尼电阻组成。它的目的不是隔直，也不是保护器件，而是抑制高频杂散、谐波和 RF 噪声。
它的作用可以概括为：
有用的 100BASE-T1 / 1000BASE-T1 信号频段：尽量低损耗通过。 更高频的尖峰、谐波、辐射噪声：被 LC 网络衰减。
所以 LPF 主要服务于：
- 降低辐射发射 EMI
- 改善辐射抗扰 RI
- 改善部分 BCI/RF 干扰问题
- 作为 EMC chamber 调试手段
但 LPF 直接串在高速差分链路上，风险也更明显：
- 增加插入损耗
- 影响回波损耗 器件不匹配会引入差分-共模转换
- 布局不对会形成 stub 或谐振
- 可能降低 link margin / SQI
所以 LPF 不建议盲目默认贴装。更好的做法是：PCB 预留完整 LPF，首版可 DNP 或按 PHY reference design 贴装，最终通过 OPEN Alliance PMA、EMC、BCI、RI 测试决定。
一句话总结：ESD2 是 PHY 侧二级防护，解决“会不会被瞬态打坏”；LPF 是 MDI 差分通道滤波，解决“高频噪声会不会导致 EMI/抗扰不过”。两者都建议预留，但是否贴装要结合 ESD1 位置、PHY 裕量、EMC 测试和 OPEN Alliance 信号完整性结果决定。
3. MDI PCB 设计
PCB Layout 是把前面所有”原理上正确”的设计变成”硬件上能跑过 EMC”的最后一公里。汽车以太网 MDI 走线必须同时遵守三条几何法则：5cm 规则、对称性要求、残桩管理。
PCB 几何三法则速记：短（< 5cm）、齐（无 Skew）、净（无 Stub）。任何一条违反，EMC 一致性测试都会暴露问题。